특2001-0037477

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl. ⁶	(11) 공개번호 특2001-0037477 (43) 공개일자 2001년05월07일
H01L 21/336	(40/ 8/112/11 20072072172
(21) 출원번호	10-1999-004503?
(22) 출원일자	1999년10월18일
(71) 출원인	현대전자신업 주식회사 박종섭
	경기도 이천시 부발읍 아미리 산136-1
(72) 발명자	모경구
	충청북도청주시흥덕구가경동세원3차아파트109동605호
(74) 대리인	박장원
	• • • • • • • • • • • • • • • • • • •
<i>십사경구 : 있을</i>	

(54) 반도체소자의 게이트 형성방법

足学

보 발명은 반도체소자의 폴리실리콘 및 금속층의 적층 게이트 행성방법에 관한 것으로, 증래에는 게이트 패터닝이 진행된 다음에 노출된 게이트산화막 표면의 오염물질을 제거해야 하는데 병스텐층을 녹이지 않는 세장을 적용하여야 함에 따라 공정의 제한을 받게 됨과 아울러 게이트 표면에 캡절면막을 형성한 다음 세정을 실시하게 되면, 게이트 가장자리의 세장이 제대로 이루어지지 않는 문제점이 있고, 게이트 표면에 형성들은 보체 점이 대대로 이루어지지 않는 문제점이 있고, 게이트 표면에 형성들은 산화문제로 인해 게이트 재산화로 형성할 수 없어 공정이 목접해짐과 이용러 팅스텐층의 산화문제로 인해 게이트 재산화로 형성할 수 없어 공정이 목접해짐과 이용러 팅스텐층과 플리실리콘흥의 수평방향으로 식각차가 발생하면, 캡절연막의 형성시에 취약한 영역이 존재하여 반도체소자의 신뢰성이 저하되는 문제점이 있으며, 게이트전국을 플리실리콘과 팅스텐층의 접촉구조로 형성함에 따라 폴리실리콘흥의 수평방향으로 식각차가 발생하면, 캡절연막의 형성시에 취약한 연역이 존재하여 반도체소자의 신뢰성이 저하되는 문제점이 있으며, 게이트전국을 플리실리콘과 테모스트 트렌지 가용구되는 문제점이 있었다. 따라서, 본 발명은 반도체기판 상에 게이트산화막, 제1폴리실리콘층, 식각저지막 및 제2폴리실리콘증을 소차적으로 형성한 다음 사진식각을 통해 제2폴리실리콘증을 수가적으로 형성한 다음 사진식각을 통해 제2폴리실리콘증을 수가적으로 형성한 다음 사진식 제1폴리실리콘증을 식각처지막 및 제1폴리실리콘증을 의 일부를 식각하여 게이트 패터닝을 실시하는 공청과; 상기 결과물 상에 게이트 재산화를 실시하고, 자동도 불순률 이온을 주입하여 자동도영역을 형성한 다음 상략진면에 절연막 증착 및 선택적 식각을 통해 재산화가 실시된 게이트의 측면에 게이트축력을 혈성하고, 상기 제2폴리실리콘스 추이 노출될때까지 평탄화한 다음 제2폴리실리콘증과 식각저지막을 순차적으로 제구하는 공정과; 상기 결과물의 상부전면에 제1폴리실리콘증 상략이로 경험의 기가하는 공정과 강상기 절기를 이 보험되었다. 상기 결과물의 상부전면에 참안한 영역을 갖는 캡절면 생각하다 제1폴리실리콘증 상략이 있고, 게이트 재단잉이 진행된 다음에 당소에 있지 않으므로게 제이를 형성방법을 제공함으로써, 게이트 패터닝이 진행된 다음에 털스텐을이 형성되어 있지 않으므로게 제이트 환경되어 제기주의를 형성하는 공정으로 이루어지는 반도체소자의 게이트 형성방법을 제공함으로써, 게이트 패터닝이 진행된 다음에 털스텐을이 함성되어 있지 않으므로게 제이를 형성방법을 제공함으로써, 게이트 재단당이 전해된 다음에 털스텐을이 현성되어 있지 않으므로게 제인트산화막의 세정에 대한 공정상의 제한이 없고 개이트 전화의 및 접합 부절전류 발생을 최소화되고, 층간절연막을 행성한 산약을 병성한 다음 상기를 함시하다 등 전에 형성일에 따라 당스텐층의 함께 함께 당신함을이 이목하면 약을 함께 함께 당신한 역을 갖는 캡절면 악의 형성인의 등록 및 함께 당신한하는 공정으로 이루어지는 반도체소자의 개인트산화막의 세정에 대한 공정상의 제한이 없고 가이트산화막의 함스턴용을 형성하다 등 전에 함께 되었다면 등에 되었다면 등에 함께 되었다면 등에 함 조단가 절감 및 소자 신뢰성 향상에 기여할 수 있는 효과가 있다.

$\Pi H \subseteq$

52

BAN

도면의 飞赶登 설명

도1a 내지 도1d는 중래 반도체소자의 게이트 형성방법을 보안 수준단면도. 도2a 내자 도개는 본 발명의 일 실시예를 보인 수준단면도.

도면의 주요부분에 대한 부호의 설명

11:반도체기판 13, 15: 폴리설리콘총 12:게이트산화막 14:식각저지막

16:저농도영덕

17:게이트 촉벽

18:초스/드레인

19:총간절연막

21: 텅스텐층

20:배리어층 22:캡절연층

발명의 상세관 희명

발명의 목적

발명이 속하는 기술 및 그 보야의 종례기술

본 발명은 반도체소자의 게이트 형성방법에 관한 것으로, 특히 폴리실리콘층과 금속층이 적층된 게이트의 형성을 단순화함과 아울러 특성을 향상시키기에 적당하도록 한 반도체소자의 게이트 형성방법에 관한 것

일반적으로, 반도체소자의 게이트 길이가 0.25 미크론(micron) 이하로 줄어들면서 게이트 라인의 저항이 디램(DRAM)의 동작속도를 제한하는 요소로 작용함에 따라 폴리실리콘총 상부에 저항이 작은 금속총을 적 총하여 게이트 전국을 형성함으로써, 게이트 라인의 저항에 의한 신호의 지연을 감소시키고 있으며, 기가(Giga)급 디램에 채용될 가능성이 사용한 사용한 모음이 보고되었다. 내지 도16의 수순단면도를 참조하여 상세히 설명하면 다음과 같다.

먼저, 도1a에 도시한 바와같이 격라영역과 웰 형성 및 채널이온 주입이 완료된 반도체기판(1) 상부에 게이트산화막(2), 폴리실리콘흥(3), 배리어흥(4), 텅스텐흥(5) 및 캡절연흥(6)을 순차적으로 형성한 다음 캡절연흥(6)의 상부에 감광막을 도포, 노광 및 현상하여 게이트를 패터닝하기 위한 감광막 패턴(PRI)을 형성한다. 이때, 배리어흥(4)은 폴리실리콘흥(3)과 텅스텐흥(5)의 직접접촉에 따른 이온확산을 방지하기 위해서 통상적으로 빠(텅스텐질화)막을 통해 형성한다.

그리고, 도16에 도시한 바와같이 상기 감광막 패턴(PRI)을 마스크로 적용하여 하부의 캡절연총(6), 텅스 덴총(5), 배리머총(4) 및 폴리실리콘총(3)을 순차적으로 식각함으로써, 게이트 패터닝을 실시한 다음 감 광막 패턴(PRI)을 제거한다.

그라고, 도1c에 도시한 바와같이 상기 패터닝된 게이트의 표면 상에 질화막과 같은 캡절연막(7)을 형성한다음 저동도 불순물이온을 주입하여 선택적으로 상기 반도체기판(1) 내에 저농도영역(8)을 형성한다. 미때, 캡절연막(7)의 두께는 저농도영역(8)과 게이트가 지나치게 이격되지 않도록 100% 정도로 제한하여야하며, 이렇지 않을 경우에 소자의 성능 및 신뢰성 약화를 초래한다.

그리고, 도1d에 도시한 바와같이 상기 저농도영역(8)이 형성된 결과물의 상부전면에 절연막을 형성한 다음 선택적으로 식각하여 캡절연막(7)이 형성된 게이트의 측면에 게이트 측벽(9)을 형성하고, 고농도 불순물이온을 주입하며 선택적으로 상기 저농도영역(8) 내에 소스/드레인(10)을 형성한다.

堂宫이 이루고자하는 기술적 承視

그러나, 상기한 바와같은 중래 반도체소자의 게이트 형성방법은 게이트 패터닝이 진행된 다음에 노출된 게이트산화막 표면의 오염물질을 제거해야 하는데 텅스텐층을 녹이지 않는 세정을 적용하여야 함에 따라공정의 제한을 받게 됨과 아울러 게이트 표면에 캡절연막을 형성한 다음 세정을 실시하게 되면, 게이트가장자리의 세정이 제대로 이루어지지 않는 문제점이 있고, 게이트 표면에 형성되는 캡절연막을 텅스텐층의 산화문제로 인해 게이트 재산화(re-oxidation)로 형성할 수 없어 공정이 복잡해짐과 아울러 텅스텐층의 산화문제로 인해 게이트 재산화(re-oxidation)로 형성할 수 없어 공정이 복잡해짐과 아울러 텅스텐층의 플리실리콘층의 수평방향으로 식각차가 발생하면, 캡절연막의 형성시에 취약한 영역이 존재하여 반호체소자의 신뢰성이 저하되는 문제점이 있으며, 게이트전극을 폴리실리콘과 텅스텐층의 적층구조로 형성함에 따라 폴리실리콘의 증축되게 많아지는 것이 요구되는데, 듀얼(duā) 게이트의 피모스 트랜지스터를 형성하는 경우에 얇아진 폴리실리콘에 피형이온을 도평하기 어려워(봉소, 관통현상 : boron penetration) 별도의 저에너지 이온주입장비가 요구되는 문제점이 있었다.

본 발명은 상기한 바와같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 폴리실리 콘총과 금속층이 적충된 게이트의 형성을 단순화하고, 특성을 향상시킬 수 있는 반도체소자의 게이트 형 성방법을 제공하는데 있다.

발명의 구성 및 작용

상기한 바와같은 본 발명의 목적을 달성하기 위한 반도체소자의 게이트 형성방법은 반도체기판 상에 게이 토산화막, 제1폴리실리콘총, 식각저지막 및 제2폴리실리콘총을 순차적으로 형성한 다음 사진식각을 통해 제2폴리실리콘총, 식각저지막 및 제1폴리실리콘총의 일부를 식각하여 게이트 패터닝을 설시하는 공정과: 상기 결과물 상에 게이트 재산화를 설시하고, 저농도 불순물 이온을 주입하여 저농도영역을 형성한 다음 상부전면에 절연막 증착 및 선택적 식각을 통해 재산화가 실시된 게이트의 흑면에 게이트흑벽을 형성하고, 고농도 불순물이온을 주입하여 소스/드레인을 형성하는 공정과; 상기 결과물의 상부전면에 총간절면 막을 형성하고, 상기 제2폴리실리콘총이 소스/드레인을 형성하는 공정과; 상기 결과물의 상부전면에 총간절연 막을 형성하고, 상기 제2폴리실리콘총이 소설를 바까지 평탄화한 다음 제2폴리실리콘총과 식각저지막을 순 차적으로 제거하는 공정과; 상기 제1폴리실리콘총 상부에 순차적으로 배리어총과 탕스텐총을 형성하는 공 정과; 상기 결과물의 상부전면에 캡절연총을 형성한 다음 상기 총간절연막이 노출될때까지 평탄화하는 공 정을 구비하여 이루어지는 것을 특징으로 한다.

상기한 비와같은 본 발명에 의한 반도체소자의 게이트 형성방법을 첨부한 도2a 내지 도감의 수순단면도를 일 실시예로 하며 상세히 설명하면 다음과 같다.

먼저, 도2a에 도시한 바와같이 격리영역과 웰 형성 및 채널이온 주입이 완료된 반도체기판(11) 상부에 게 이트산화막(12), 폴리실리콘흥(13), 식각저지막(14), 폴리실리콘흥(15)을 순차적으로 형성한 다음 폴리실

리콘총(15)의 상부에 감광막을 도포, 노광 및 현상하여 게이트를 패터닝하기 위한 **감광막 패턴(PRI1)을** 형성한다. 이때, 식각저지막(14)은 잘화막을 중착하여 형성하는 것이 바람작하다.

그리고, 도26에 도시한 배와같이 상기 감광막 패턴(PRIT)을 마스크로 적용하여 하부의 폴리실리콘총(15), 식각저지막(14) 및 폴리실리콘총(13)을 순차적으로 식각함으로써, 게이트 패터닝을 실시한 다음 감광막 패턴(PRIT)을 제거하고, 패터닝된 게이트의 표면 상에 게이트 재산화(미도시)를 실시한 다음 저농도 불순 물이온을 주입하여 선택적으로 상기 반도체기판(IT)내에 저농도영역(16)을 형성하고, 상부전면에 절연막 을 형성한 다음 선택적으로 식각하여 게이트 재산화가 실시된 게이트의 측면에 게이트 측벽(17)을 형성한다. 이때, 듀얼 게이트의 피모스 트랜지스터의 경우는 폴리실리콘(15,13)이 적총된 총분한 두께에서 피형이온을 도핑할 수 있게 되므로, 별도의 저에너지 이온주입장비가 요구되지 않는다.

그리고, 도2c에 도시한 바뫄같이 상기 게이트 측벽(17)이 형성된 구조물 상에 고농도 불순물이온을 주입하여 선택적으로 상기 저공도영역(16) 내에 소스/드레인(18)을 형성한 다음 상부전면에 총간절연막(19)을 중착하고, 호학기계적 덴마(chemical mechanical polishing : CMP)를 실시하여 폴리실리콘총(15)이 노출 퇼때까지 평탄화 한다.

그리고, 도26에 도시한 바와같이 상기 노출된 폴리실리콘층(15)을 식각을 통해 제**거하고, 계속해서 노출** 되는 상기 식각저지막(14)을 식각을 통해 제거하며 상기 폴리실리콘층(13)을 노출**시킨다**.

그리고, 도2e에 도시한 바와같이 상기 폴리실리콘증(13)이 노출된 구조물의 상부전면에 순차적으로 배리 마층(20)과 탱스텐증(21)를 형성한 다음 메치-백하여 상기 총간절연막(19) 상에 형성된 텅스텐층(21)과 배리어흥(20)을 제거한다.

그리고, 도2(에 도시한 바와같이 상기 결과물의 상부전면에 캡절연총(22)을 형성한 다음 화학기계적 연마 를 실시하여 상기 총간절연막(19)이 노출될때까지 평탄화 한다.

医胃型 夏季

상기한 비와같은 본 발명에 의한 반도체소자의 게이트 형성방법은 게이트 패터닝이 진행된 다음에 텅스텐층이 형성되어 있지 않으므로 게이트산화막의 세정에 대한 공정상의 제한이 없고, 게이트 재산화가 가능하여 취약한 영역을 갖는 캡절연막 형성을 생략할 수 있으며, 캡절연막의 형성에 따른 저농도영역과 게이들의 이격거리가 최소화되고, 흥간절연막을 형성한 다음에 텅스텐층을 형성함에 따라 게이트산화막 열화및 접합 누설전류 발생을 최소화할 수 있으며, 게이트측벽 및 배리어층이 충분한 두째로 텅스텐층의 측면에 형성됨에 따라 텅스텐층의 이상산화 및 총간절연막의 텅스텐 오염을 방지할 수 있고, 듀얼 게이트의 때모스 트랜지스터를 형성하는 경우에 제1,제2플리실리콘층이 적충되어 충분한 두째를 확보한 상태에서 피형이온을 도평한 다음 상부의 제2플리실리콘층을 제거함에 따라 별도의 저에너지 이온주입장비가 요구되지 않게 되어 공전 다순화 제조라가 절각 및 소자 사리성 향산에 기여할 수 있는 효과가 있다. 되지 않게 되어 공정 단순화, 제조단가 절감 및 소자 신뢰성 향상에 기여할 수 있는 효과가 있다.

(57) 君子의 범위

청구항 1. 반도체기판 상에 게이트산화막, 제1폴리실리콘총, 식각저지막 및 제2폴리실리콘총을 순차적으로 형성한 다음 사진식각을 통해 제2폴리실리콘총, 식각저지막 및 제1폴리실리콘총의 일부를 식각하여 게이트 패터닝을 실시하는 공정과: 상기 결과물 상에 게이트 재산화를 실시하고, 저농도 불순물 미온을 주입하여 저농도영역을 형성한 다음 상부전면에 절연막 중착 및 선택적 식각을 통해 재산화가 실시된 게이트의 흑면에 게이트흑박을 형성하고, 고농도 불순물이온을 주입하여 소스/드레인을 형성하는 공정과: 상기 결과물의 상부전면에 흥간절연막을 형성하고, 상기 제2폴리실리콘총이 노출될때까지 평탄화한 다음 제2폴리실리콘총과 식각저지막을 순차적으로 제거하는 공정과: 상기 제1폴리실리콘총 상부에 순차적으로 배리어총과 텅스텐층을 형성하는 공정과: 상기 결과물의 상부전면에 캡절연층을 형성한 다음 상기 총간절면막이 보출될때까지 평탄화하는 공정을 구비하여 이루어지는 것을 특징으로 하는 반도체소자의 게이트 현성방법. 형성방법.

청구항 2. 제 1 항에 있어서, 상기 식각저지막은 질화막을 증착하여 형성하는 것을 특징으로 하는 반도 체소자의 게이트 형성방법.

청구항 3. 제 1 항에 있어서, 상기 배리어총과 텅스텐총은 상기 제1폴리실리몬총이 노출된 구조물의 상부전면에 순차적으로 형성한 다음 에치-백하여 상기 총간절연막 상에 형성된 텅스텐총과 배리머총을 제거하여 형성하는 것을 특징으로 하는 반도체소자의 게이트 형성방법.

EP!


<u>도世报</u>




도凹版



*⊊₽1*₀




⊊⊵1d




5EB




<u><u>£</u>9/*a*₀</u>



*⊊ย*ھ



<u> £</u>@&/



*도*ළු_ව

